1、如果設(shè)計(jì)的電路系統(tǒng)中包含F(xiàn)PGA器件,則在繪制原理圖前必需使用Quartus II軟件對(duì)管腳分配進(jìn)行驗(yàn)證。(FPGA中某些特殊的管腳是不能用作普通IO的)。
2、4層板從上到下依次為:信號(hào)平面層、地、電源、信號(hào)平面層;6層板從上到下依次為:信號(hào)平面層、地、信號(hào)內(nèi)電層、信號(hào)內(nèi)電層、電源、信號(hào)平面層。6層以上板(優(yōu)點(diǎn)是:防干擾輻射),優(yōu)先選擇內(nèi)電層走線,走不開選擇平面層,禁止從地或電源層走線(原因:會(huì)分割電源層,產(chǎn)生寄生效應(yīng))。
3、多電源系統(tǒng)的布線:如FPGA+DSP系統(tǒng)做6層板,一般至少會(huì)有3.3V+1.2V+1.8V+5V。
3.3V一般是主電源,直接鋪電源層,通過過孔很容易布通全局電源網(wǎng)絡(luò);
5V一般可能是電源輸入,只需要在一小塊區(qū)域內(nèi)鋪銅。且盡量粗。
1.2V和1.8V是內(nèi)核電源(如果直接采用線連的方式會(huì)在面臨BGA器件時(shí)遇到很大困難),布局時(shí)盡量將1.2V與1.8V分開,并讓1.2V或1.8V內(nèi)相連的元件布局在緊湊的區(qū)域,使用銅皮的方式連接。
總之,因?yàn)殡娫淳W(wǎng)絡(luò)遍布整個(gè)PCB,如果采用走線的方式會(huì)很復(fù)雜而且會(huì)繞很遠(yuǎn),使用鋪銅皮的方法是一種很好的選擇!
4、鄰層之間走線采用交叉方式:既可減少并行導(dǎo)線之間的電磁干擾,又方便走線。
5、模擬數(shù)字要隔離,怎么個(gè)隔離法?布局時(shí)將用于模擬信號(hào)的器件與數(shù)字信號(hào)的器件分開,然后從AD芯片中間一刀切!
模擬信號(hào)鋪模擬地,模擬地/模擬電源與數(shù)字電源通過電感/磁珠單點(diǎn)連接。
6、基于PCB設(shè)計(jì)軟件的PCB設(shè)計(jì)也可看做是一種軟件開發(fā)過程,軟件工程最注重“迭代開發(fā)”的思想,減少PCB錯(cuò)誤的概率。
(1) 原理圖檢查,尤其注意器件的電源和地(電源和地是系統(tǒng)的血脈,不能有絲毫疏忽);
(2) PCB封裝繪制(確認(rèn)原理圖中的管腳是否有誤);
(3) PCB封裝尺寸逐一確認(rèn)后,添加驗(yàn)證標(biāo)簽,添加到本次設(shè)計(jì)封裝庫(kù);
(4) 導(dǎo)入網(wǎng)表,邊布局邊調(diào)整原理圖中信號(hào)順序(布局后不能再使用OrCAD的元件自動(dòng)編號(hào)功能)。
*本站所有相關(guān)知識(shí)僅供大家參考、學(xué)習(xí)之用,部分來(lái)源于互聯(lián)網(wǎng),其版權(quán)均歸原作者及網(wǎng)站所有,如無(wú)意侵犯您的權(quán)利,請(qǐng)與小編聯(lián)系,我們將會(huì)在第一時(shí)間核實(shí),如情況屬實(shí)會(huì)在3個(gè)工作日內(nèi)刪除;如您有優(yōu)秀作品,也歡迎聯(lián)系小編在我們網(wǎng)站投稿! 7*24小時(shí)免費(fèi)熱線: 189-3893-1124
文章關(guān)鍵詞:關(guān)于PCB設(shè)計(jì)必須掌握的基礎(chǔ)知識(shí)上一篇:陶瓷基板和鋁基板有什么區(qū)別,散熱哪個(gè)更好?
下一篇: PCB布局思路分析
掃碼快速獲取報(bào)價(jià)
189-3893-1124